软考错题集计算机硬件

目前处理器市场中存在CPU和DSP两种类型处理器，分别用于不同场景，这两种处理器具有不同的体系结构，DSP采用（ ）。

编程DSP芯片是一种具有特殊结构的微处理器，为了达到快速进行数字信号处理的目的，DSP芯片一般都采用特殊的软硬件结构：

（1） 哈佛结构。

DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问，每个存储器独立编址，独立访问。这种安排将处理器的数据吞吐率加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。

在哈佛结构中，由于程序和数据存储器在两个分开的空间中，因此取指和执行能完全重叠运行。

（2） 流水线。

与哈佛结构相关，DSP芯片广泛采用2-6级流水线以减少指令执行时间，从而增强了处理器的处理能力。这可使指令执行能完全重叠，在每个指令周期内，不同的指令都处于激活状态。

（3） 独立的硬件乘法器。

在实现多媒体功能及数字信号处理的系统中，算法的实现和数字滤波都是计算密集型的应用。在这些场合，乘法运算是数字处理的重要组成部分，是各种算法实现的基本元素之一。乘法的执行速度越快，DSP处理器的性能越高。相比于一般的处理器需要30-40个指令周期，DSP芯片的特征就是有一个专用的硬件乘法器，乘法可以在一个周期内完成。

（4） 特殊的DSP指令。

DSP的另一特征是采用特殊的指令，专为数字信号处理中的一些常用算法优化。这些特殊指令为一些典型的数字处理提供加速，可以大幅度提高处理器的执行效率。使一些高速系统的实时数据处理成为可能。

（5） 独立的DMA总线和控制器。

有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作。在不影响CPU工作的条件下，DMA的速度已经达到800MB/S以上。这在需要大数据量进行交换的场合可以减小CPU的开销，提高数据的吞吐率。提高系统的并行执行能力。

（6） 多处理器接口。

使多个处理器可以很方便地并行或串行工作以提高处理速度。

（7） JTAG（Joint Test Action Group）标准测试接口（IEEE 1149标准接口）。

便于对DSP进行片上的在线仿真和多DSP条件下的调试。

（8） 快速的指令周期。

哈佛结构，流水线操作，专用的硬件乘法器，特殊的DSP指令再加上集成电路的优化设计，可使DSP芯片的指令周期在10ns以下。快速的指令周期可以使得DSP芯片能够实时实现许多DSP应用。

以下关于CISC(Complex Instruction Set Computer，复杂指令集计算机)和RISC(Reduced Instruction Set Computer，精简指令集计算机)的叙述中，错误的是（ ）。

CISC(Complex Instruction Set Computer．复杂指令集计算机)的基本思想是进一步增强原有指令的功能，用更为复杂的新指令取代原先由软件子程序完成的功能，实现软件功能的硬件化，导致机器的指令系统越来越庞大而复杂。CISC计算机一般所含的指令数目至少300条以上，有的甚至超过500条。

CISC的主要缺点如下：①微程序技术是CISC的重要支柱，每条复杂指令都要通过执行一段解释性微程序才能完成，这就需要多个CPU周期，从而降低了机器的处理速度；②指令系统过分庞大，从而使高级语言编译程序选择目标指令的范围很大，并使编译程序本身冗长而复杂，从而难以优化编译使之生成真正高效的目标代码；③CISC强调完善的中断控制，势必导致动作繁多，设计复杂，研制周期长；④CISC给芯片设计带来很多困难，使芯片种类增多，出错几率增大，成本提高而成品率降低。

RISC(Reduced Instruction Set Computer，精简指令集计算机)的基本思想是通过减少指令总数和简化指令功能，降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译，提高指令的执行速度，采用硬线控制逻辑，优化编译程序。

实现RISC的关键技术有：①重叠寄存器窗口(overlapping register windows)技术，首先应用在伯克利的RISC项目中；②优化编译技术，RISC使用了大量的寄存器，如何合理分配寄存器、提高寄存器的使用效率，减少访存次数等，都应通过编译技术的优化来实现；③超流水及超标量技术，这是RISC为了进一步提高流水线速度而采用的新技术；④硬线逻辑与微程序相结合在微程序技术中。

某公司内部的库存管理系统和财务系统均为独立开发且具有C/S结构，公司在进行信息系统改造时，明确指出要采用最 小的代价实现库存系统和财务系统的一体化操作与管理。针对这种应用集成需求，以下集成方法中，最适合的是（ ）

根据题干条件，库存管理系统和财务系统都是独立开发且具有C/S结构，并且集成时要求采用最小的代价实现库存系统和 财务系统的一体化操作与管理，因此只需要将两个系统的用户界面集成在一起即可在最小代价的条件下满足集成要求。

计算机系统的主存主要是由（ ）构成的。

DRAM：动态随机存取存储器; SRAM: 静态随机存取存储器; Cache: 高速缓存; EEPROM: 电可擦可编程只读存储器。

以下接口中属于网络接口的是 （ ） 。

RJ45是以太网接口，HDMI是视频接口，SATA是存储接口，RS-232是串行通信接口。

内存按字节编址，地址从B0000H到DFFFFH的内存，若用存储容量为64k*4bit的存储器芯片构成该内存空间，至少需要 （ ） 片。

内存容量计算法为用尾地址减去首地址加一，即DFFFFH-B0000H+1=30000H个字节，转化为十进制是316^4=32^16=32^6K=192K个字节。一片存储器容量64k4bit，则一共需要192K8/64K4=6片。

通常可以将计算机系统中执行一条指令的过程分为取指令，分析和执行指令3步。若取指令时间为4Δt，分析时间为2Δt。执行时间为3Δt，按顺序方式从头到尾执行完600条指令所需时间为 （请作答此空） Δt；若按照执行第i条，分析第i+1条，读取第i+2条重叠的流水线方式执行指令，则从头到尾执行完600条指令所需时间为（ ） Δt。

按顺序方式需要执行完一条执行之后再执行下一条指令，执行1条执行所需的时间为4Δt+2Δt+3Δt=9Δt，执行600条指令所需的时间为9Δt×600=5400Δt。

若采用流水线方式，则处理过程如下图所示，执行完600条执行所需要的时间为4Δt×600+2Δt+3Δt=2405Δt。

嵌入式系统中采用中断方式实现输入输出的主要原因是（ ）。在中断时，CPU断点信息一般保存到（ ）中。

本题主要考查嵌入式系统中断的基础知识。嵌入式系统中采用中断方式实现输入输出的主要原因是能对突发事件做出快速响应。在中断时，CPU断点信息一般保存到栈中。

在Cache-主存层次结构中，主存单元到Cache单元的地址转换由（ ）完成。

在由Cache-主存构成的层次式存储系统中，为了提高地址转换速度，主存单元到Cache单元的地址转换采用硬件完成。

以下指令集中开源无需授权的是 （ ） 。

RISC-V是开源指令集架构，x86、ARM、PowerPC均为闭源或授权架构。

采用三级模式结构的数据库系统中，如果对一个表创建聚簇索引，那么改变的是数据库的（ ）。

本题考查数据库三级模式两级映射。对于三级模式，分为外模式，模式和内模式。其中外模式对应视图级别，是用户与数据库系统的接口，是用户用到那部分数据的描述，比如说：用户视图；对于模式而言，又叫概念模式，对于表级，是数据库中全部数据的逻辑结构和特质的描述，由若干个概念记录类型组成，只涉及类型的描述，不涉及具体的值；而对于内模式而言，又叫存储模式，对应文件级，是数据物理结构和存储方式的描述，是数据在数据库内部表示的表示方法，定义所有内部的记录类型，索引和文件的组织方式，以及数据控制方面的细节。例如：B树结构存储，Hash方法存储，聚簇索引等等。所以如果对一个表创建聚簇索引，那么改变的是数据库的内模式。答案选择C选项。

在嵌入式系统的存储部件中，存取速度最快的是（ ）。

以下关于闪存（Flash Memory）的叙述中，错误的是 （ ） 。

闪存（Flash Memory）是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器（EEPROM）的变种，EEPROM与闪存不同的是，它能在字节水平上进行删除和重写而不是整个芯片擦写，这样闪存就比EEPROM的更新速度快。由于其断电时仍能保存数据，闪存通常被用来保存设置信息。

闪存不像RAM（随机存取存储器）一样以字节为单位改写数据，因此不能取代RAM。

某指令流水线由5段组成，各段所需要的时间如下图所示。

连续输入100条指令时的吞吐率为（ ）。

吞吐率＝需要处理的任务数/处理这些任务所需要的时间。 如港口的年货物吞吐率，就是讲1年时间内，处理了多少个集装箱。 计算流水线执行时间的理论公式是：第一条指令顺序执行时间+（指令条数－1）*周期，而周期是取各节点的最大处理时长，在本题中，周期也就是3Δt，需要处理的任务数是：100条指令，所以这100条指令使用流水线方式的执行时间是：（Δt+3Δt+Δt+2Δt+Δt）+（100－1）×3Δt=305Δt，所以：吞吐率=100/305Δt。

假如有 4 块 80T 的硬盘，采用 RAID6 组建磁盘阵列的容量是（ ）。

RAID6的容量是(N-2)*最低容量 = (4-2)*80T = 160T。

以下设备中需要通过A/D转换接口连接的是 （ ） 。

麦克风输入的是模拟信号，需通过A/D模拟/数字转换接口转为数字信号。键盘、显示器、打印机均为数字设备。

以下关于Cache的叙述中，正确的是（ ）。

Cache是介于CPU与内存之间的一种高速缓存。这种存储器速度比内存快了很多倍，利用到局部性原理，只需要少量的Cache，便能使整个机器访问内存数据得到极大的提升。所以Cache是一种应用非常普遍的技术，Cache在实际应用中，可以分多级，如1级Cache，2级Cache。1级Cache往往位于CPU中，其容量比在主板上的2级Cache小，但速度比2级Cache快。

影响Cache命中率的因素包括高速存储器的容量、存储单元组的大小、组数多少、地址联想比较方法、替换算法、写操作处理方法和程序特性等，这些因素相互影响，没有关键影响因素。而A选项错误的原因是：在容量确定的情况下，替换算法是影响Cache命中率的关键因素，而不是时间复杂度。

挂接在总线上的多个部件，（ ）。

本题考查考生对总线概念的理解。总线是一个大家都能使用的数据传输通道，大家都可以使用这个通道，但发送数据时，是采用的分时机制，而接收数据时可以同时接收，也就是说，同一个数据，可以并行的被多个客户收取。如果该数据不是传给自己的，数据包将被丢弃。